UART Register 정리
-SCRn(Serial Control Register 시리얼 제어 레지스터) : 송수신동작 및 송수신 클락 소스의 선택을 행하는 8비트 레지스터
-SSRn(Serial Status Register 시리얼 스테터스 레지스터) : SCI3의 스테터스 플래그와 송수신 멀티 프로세서 비트로 구성. TDRE, RDRF, OER, PER, FER은 클리어만 가능.
ESCRn(Extended Status/Control Reg.)
BGRHn(Baud Rate Generator Reg.)
SMRn(Serial Mode Register 시리얼 모드 레지스터) : 시리얼 데이터 통신 포멧 설정, 내장 보율 제너레이터의 클락 소스를 선택하기 위한 8비트 레지스터.
RDRn/TDRx(RX, TX Data Register)
ECCRn(Extended Comm.Contr. Reg.)
BGRLn(Baud Rate Generator Reg.)
ESIRn(Extended Serial Interrupt Reg.)
-RSR(수신 Shift 레지스터): 시리얼 데이터를 수신하기 위한 레지스터.
-RDR(수신 데이터 레지스터) : 1바이트의 데이터수신이 종료되면, 수신한 데이터를 RSP에서 RDR로 전송하여 수신동작 완료. 그 후 RSR은 수신 가능이 됨. RSR, RDR은 더블 버퍼로 이루어져 있으므로 연속된 수신동작 가능. RDR은 수신전용 레지스터이므로 CPU로부터 Write 안됨.
-TDR (송신 데이터 레지스터) : 송신 데이터를 저장하는 8비트 레지스터. TSR의 “Empty”를 검출하면 TDR에 기록된 송신데이터를 TSR로 전송하여 시리얼 데이터 송신을 시작. TSR의 시리얼 데이터 송신 중에 TDR에 다음 송신 데이터를 Write 해두면 연속송신 가능. TDR은 항상 CPU에 의한 Read/Write 가능
-TSR(송신 Shift Register) : 시리얼 데이터를 송신하기 위한 레지스터. TDR에서 송신 데이터를 일단 TSR로 전송, LSB(비트0)로부터 순서대로 TXD32단자에 송출함으로써 시리얼 데이터의 송신 수행. 1바이트 데이터를 송신하면 자동적으로 TDR에서 TSR로 다음 송신 데이터를 전송하여 송신을 시작. 단, TDR에 데이터가 기록되어 있지 않은(TDRE에 “1”dl 설정되어 있는) 경우, TDR에서 TSR로의 데이터 전송은 행하지 않음. CPU로부터 TSR을 직접 Read/Write 불가.
'업무 > 임베디드' 카테고리의 다른 글
와치독 타이머 16.01.11 (0) | 2018.05.11 |
---|---|
레지스터 용어 정리 15.06.15 (0) | 2018.05.11 |
fujitsu mcu register 정리 15.06.12 (0) | 2018.05.11 |
aligned access, unaligned access (0) | 2018.04.23 |
pan angle, tilt angle (0) | 2018.03.26 |